propiedades do produto:
| TIPO | DESCRIBE |
| categoría | Circuito integrado (IC) Integrados - Microcontroladores |
| fabricante | NXP USA Inc. |
| serie | MPC56xx Qorivva |
| Paquete | bandexa |
| estado do produto | en stock |
| procesador central | e200z0h |
| Especificación do núcleo | núcleo único de 32 bits |
| velocidade | 64 MHz |
| Conectividade | CANbus，I²C，LIN，SCI，SPI |
| Periféricos | DMA ， POR ， PWM ， WDT |
| Número de E/S | 79 |
| Capacidade de almacenamento do programa | 512KB（512K x 8） |
| Tipo de memoria do programa | flash |
| Capacidade EEPROM | 64K x 8 |
| Tamaño da memoria RAM | 32K x 8 |
| Tensión: fonte de alimentación (Vcc/Vdd) | 3 V ~ 5,5 V |
| conversor de datos | A/D 28x10b |
| Tipo de oscilador | interno |
| Temperatura de operación | -40 °C ~ 85 °C (TA) |
| tipo de instalación | Tipo de montaxe en superficie |
| Paquete/Envolvente | 100-LQFP |
| Embalaxe do dispositivo do provedor | 100-LQFP（14x14） |
| Número básico do produto | SPC5604 |
Clasificación ambiental e de exportación:
| ATRIBUTOS | DESCRIBE |
| Estado RoHS | Cumpre coa especificación ROHS3 |
| Nivel de sensibilidade á humidade (MSL) | 3 (168 horas) |
| Estado REACH | Produtos non REACH |
| ESCAPAR | 3A991A2 |
| HTSUS | 8542.31.0001 |
Características:
• Número único, complexo de núcleo de CPU de 32 bits (e200z0)
– Conforme coa Power Architecture® integrada
categoría
– Inclúe unha mellora do conxunto de instrucións que permite
codificación de lonxitude variable (VLE) para a pegada do tamaño do código
redución.Coa codificación opcional de 16 bits mixtos
e instrucións de 32 bits, é posible conseguir
redución significativa do tamaño do código.
• Flash de código no chip de ata 512 KB compatible co flash
controlador e ECC
• Memoria flash de datos integrada en chip de 64 (4 × 16) KB con ECC
• Ata 48 KB de SRAM no chip con ECC
• Unidade de protección de memoria (MPU) con 8 descritores de rexións
e granularidade da rexión de 32 bytes
• Controlador de interrupción (INTC) con 148 vectores de interrupción,
incluíndo 16 fontes de interrupción externas e 18 externas
fontes de interrupción/despertar
• Lazo de bloqueo de fase modulado en frecuencia (FMPLL)
• Arquitectura de interruptor de barra transversal para acceso simultáneo
periféricos, memoria flash ou RAM de varios buses
mestres
• O módulo de asistencia ao arranque (BAM) admite flash interno
programación a través de un enlace en serie (CAN o SCI)
• O temporizador admite canles de entrada/saída que proporcionan unha gama de
Captura de entrada de 16 bits, comparación de saída e ancho de pulso
funcións de modulación (eMIOS-lite)
• Conversor analóxico a dixital (ADC) de 10 bits
• 3 módulos de interface serial peripheral interface (DSPI).
• Ata 4 interfaces de comunicación en serie (LINFlex)
Módulos
• Ata 6 módulos CAN completos mellorados (FlexCAN).
buffers configurables
• 1 módulo de interface de comunicación inter IC (I2C).
• Soporte de ata 123 pinos de propósito xeral configurables
operacións de entrada e saída (depende do paquete)
• Contador de tempo real (RTC) con fonte de reloxo de 128 kHz
ou oscilador RC interno de 16 MHz compatible con autónomo
activación con resolución de 1 ms con tempo de espera máximo de 2
segundos
• Ata 6 temporizadores de interrupción periódica (PIT) con contador de 32 bits
resolución
• 1 temporizador do módulo do sistema (STM)
• Interface de desenvolvemento de Nexus (NDI) por IEEE-ISTO
Estándar 5001-2003 Class Two Plus
• Probas de exploración de límites de dispositivo/placa compatibles con per
Joint Test Action Group (JTAG) de IEEE (IEEE 1149.1)
• Regulador de tensión en chip (VREG) para a regulación de
subministración de entrada para todos os niveis internos.
