parámetro:
nome do parámetro | valor de atributo |
Está certificado Rohs? | cumpre co |
Nomes comerciais | XILINX (Xilinx) |
Código de cumprimento de alcance | compli |
Código ECCN | 3A991.D |
frecuencia de reloxo máxima | 667 MHz |
Código JESD-30 | S-PBGA-B484 |
Código JESD-609 | e1 |
Nivel de sensibilidade á humidade | 3 |
número de entradas | 338 |
Número de unidades lóxicas | 147443 |
Tempos de saída | 338 |
Número de terminais | 484 |
Material do corpo do paquete | PLÁSTICO/EPOXICO |
código do paquete | FBGA |
Encapsular código equivalente | BGA484,22X22,32 |
Forma do paquete | PRAZA |
Formulario do paquete | GRID ARRAY, PASO FINO |
Temperatura máxima de refluxo (Celsius) | 260 |
fonte de alimentación | 1,2,1,2/3,3,2,5/3,3 V |
Tipo lóxico programable | MATRIZ DE PORTAS PROGRAMABLES DE CAMPO |
Estado de certificación | Non cualificado |
montaxe en superficie | SI |
tecnoloxía | CMOS |
Superficie terminal | PLATA COBRE |
Forma terminal | BOLA |
Paso terminal | 0,8 mm |
Localización da terminal | FONDO |
Tempo máximo na temperatura máxima de refluxo | 30 |
Descrición xeral:
Os FPGA da serie Xilinx® 7 comprenden catro familias de FPGA que abordan a gama completa de requisitos do sistema, que van desde baixo custo, factor de forma pequeno,
Aplicacións sensibles aos custos e de gran volume para o ancho de banda de conectividade de gama alta, a capacidade lóxica e a capacidade de procesamento de sinal para os máis esixentes
aplicacións de alto rendemento.Os FPGA da serie 7 inclúen:
• Familia Spartan®-7: optimizada para baixo custo, potencia máis baixa e alta
Rendemento de E/S.Dispoñible en formato de forma moi reducido e de baixo custo
embalaxe para a menor pegada de PCB.
• Familia Artix®-7: optimizada para aplicacións de baixa potencia que requiren serie
transceptores e alto DSP e rendemento lóxico.Ofrece o máis baixo
custo total da lista de materiais para un alto rendemento, sensible ao custo
aplicacións.
• Familia Kintex®-7: optimizada para o mellor prezo-rendemento cun 2X
mellora en comparación coa xeración anterior, habilitando unha nova clase
de FPGA.
• Familia Virtex®-7: optimizada para o maior rendemento do sistema e
capacidade cunha mellora 2X no rendemento do sistema.O máis alto
dispositivos de capacidade habilitados por interconexión de silicio apilado (SSI)
tecnoloxía.
Construídos sobre unha tecnoloxía de proceso de última xeración, alto rendemento e baixa potencia (HPL), 28 nm, high-k metal gate (HKMG), os FPGA da serie 7 permiten un
aumento incomparable no rendemento do sistema con 2,9 Tb/s de ancho de banda de E/S, 2 millóns de capacidade de células lóxicas e 5,3 TMAC/s DSP, mentres consume un 50 % menos
potencia que os dispositivos da xeración anterior para ofrecer unha alternativa totalmente programable aos ASSP e ASIC.
Resumo das características da FPGA da serie 7
• Lóxica FPGA avanzada de alto rendemento baseada nun aspecto real de 6 entradas
tecnoloxía up table (LUT) configurable como memoria distribuída.
• 36 Kb de RAM de bloque de dobre porto con lóxica FIFO integrada para datos no chip
buffering.
• Tecnoloxía SelectIO™ de alto rendemento con compatibilidade con DDR3
interfaces de ata 1.866 Mb/s.
• Conectividade en serie de alta velocidade con transceptores multigigabit integrados
de 600 Mb/s a máx.taxas de 6,6 Gb/s ata 28,05 Gb/s, ofrecendo a
modo especial de baixa potencia, optimizado para interfaces chip a chip.
• Unha interface analóxica configurable polo usuario (XADC), que incorpora dual
Conversores analóxico-dixital de 12 bits 1MSPS con chip térmico e
sensores de subministración.
• Cortes DSP con multiplicador de 25 x 18, acumulador de 48 bits e sumador previo
para un filtrado de alto rendemento, incluído o simétrico optimizado
filtrado coeficiente.
• Potentes tellas de xestión de reloxos (CMT), que combinan bloqueo de fase
bloques de bucle (PLL) e xestor de reloxo de modo mixto (MMCM) para alta
precisión e baixa fluctuación.
• Implementa rapidamente o procesamento integrado co procesador MicroBlaze™.
• Bloque integrado para PCI Express® (PCIe), para ata x8 Gen3
Deseños de punto final e porto raíz.
• Ampla variedade de opcións de configuración, incluíndo soporte para
memorias de mercadorías, cifrado AES de 256 bits con HMAC/SHA-256
autenticación e detección e corrección SEU integradas.
• Chip flip-chip de baixo custo, conexión por cable e alta integridade do sinal
embalaxe de chip que ofrece unha fácil migración entre os membros da familia
o mesmo paquete.Todos os paquetes dispoñibles sen Pb e seleccionados
paquetes en opción Pb.
• Deseñado para un alto rendemento e a menor potencia con 28 nm,
HKMG, proceso HPL, tecnoloxía de proceso de voltaxe central de 1,0 V e
Opción de voltaje central de 0,9 V para unha potencia aínda máis baixa.